• 回复
  • 收藏
  • 点赞
  • 分享
  • 发新帖

OB2362A 做12V3A适配器带不起载,怎么回事

全部回复(37)
正序查看
倒序查看
文晟
LV.4
2
2018-10-22 09:26
如题,带载的时候一直在打嗝,做了三台样机,其中一台可以带载但是半载1.8A的时候也会打嗝,其他两台直接0-3A带不起载,变压器参数是PQ2620  40:5:7  650uH    反馈调了好多遍都不行,难道是干扰问题吗
0
回复
文晟
LV.4
3
2018-10-22 10:32
有用过这款芯片的大神吗
0
回复
2018-10-22 10:56
@文晟
如题,带载的时候一直在打嗝,做了三台样机,其中一台可以带载但是半载1.8A的时候也会打嗝,其他两台直接0-3A带不起载,变压器参数是PQ2620 40:5:7 650uH  反馈调了好多遍都不行,难道是干扰问题吗

逐渐加大负载,看Vcc是否在正常范围。

0
回复
文晟
LV.4
5
2018-10-22 13:09
@ymyangyong
逐渐加大负载,看Vcc是否在正常范围。
VCC是正常的,现在17V左右,范围是10-26
0
回复
2018-10-22 15:00
@文晟
VCC是正常的,现在17V左右,范围是10-26

看故障出现之前的VCC电压

1
回复
文晟
LV.4
7
2018-10-22 15:05
@ymyangyong
看故障出现之前的VCC电压

VCC那里我改用了M7  故障前后基本没太大变化,打嗝的时候肯定也是跟着打嗝的,(还有就是FB脚波形有轻震荡,FAE说是正常)我感觉和FB脚关系挺大的

0
回复
2018-10-22 16:54
@文晟
有用过这款芯片的大神吗
和IC选型是没有关系的
0
回复
2018-10-22 16:55
@文晟
如题,带载的时候一直在打嗝,做了三台样机,其中一台可以带载但是半载1.8A的时候也会打嗝,其他两台直接0-3A带不起载,变压器参数是PQ2620 40:5:7 650uH  反馈调了好多遍都不行,难道是干扰问题吗
是哪里保护动作了?
0
回复
文晟
LV.4
10
2018-10-22 17:16
@zz052025
和IC选型是没有关系的
以前也设计过恒压适配器,但是没见过像这样难调的,普通的适配器都是调一下高低压平衡或者带载能力强弱,没见过DEMO资料做出来的东西带不了负载的
0
回复
xiaojb11
LV.4
11
2018-10-24 14:48
PCB布板太乱了,建议重新layout
0
回复
291133609
LV.7
12
2018-10-24 16:05
@文晟
VCC是正常的,现在17V左右,范围是10-26
有可能VCC极性搞反,IC过压保护
0
回复
文晟
LV.4
13
2018-10-24 16:13
@xiaojb11
PCB布板太乱了,建议重新layout
额,你指的是哪个位置乱
0
回复
jlh213
LV.6
14
2018-10-24 17:02
@文晟
如题,带载的时候一直在打嗝,做了三台样机,其中一台可以带载但是半载1.8A的时候也会打嗝,其他两台直接0-3A带不起载,变压器参数是PQ2620 40:5:7 650uH  反馈调了好多遍都不行,难道是干扰问题吗
可能是你的3脚处有问题,分压电阻还是得加上吧,要是这个地方超过3V,就会保护的。详见规格书。
1
回复
andyrmz
LV.1
15
2018-10-25 15:46
变压器参数设计不合理,匝比太小,初级加几圈,试一试,初步怀疑电流值顶到了IPEK值了,太小导致,首先得确保绕制的相位不要反了
0
回复
jxlap001
LV.2
16
2018-10-25 16:34
那个散热片怎么会这样做呢?不安全的
0
回复
2018-10-25 22:59
电容下面怎么走高压线跳线?画板的技术还得提高啊
0
回复
文晟
LV.4
18
2018-10-26 10:29
@jxlap001
那个散热片怎么会这样做呢?不安全的
到时候初级端会包绝缘胶带或者热缩管
0
回复
文晟
LV.4
19
2018-10-26 10:31
@andyrmz
变压器参数设计不合理,匝比太小,初级加几圈,试一试,初步怀疑电流值顶到了IPEK值了,太小导致,首先得确保绕制的相位不要反了
变压器匝比已经是8了,反射电压现在理论值是8*12.5=100V  匝比感觉合理啊  再大的话MOS的峰值电压我怕吃不消
0
回复
文晟
LV.4
20
2018-10-26 10:34
@明天海阔天空
电容下面怎么走高压线跳线?画板的技术还得提高啊
高压不跳线,画不了单面板吧,跳线生产会用带线皮的那种,大电解也会用麦拉胶带包起来。
0
回复
文晟
LV.4
21
2018-10-26 10:41
@jxlap001
那个散热片怎么会这样做呢?不安全的
有测过温度,MOS和桥堆温度不加散热片没问题,初级段包胶带之后是不接触散热片的,散热片不接初级地,这个还要改
0
回复
H_K_T
LV.3
22
2018-10-26 10:44
@文晟
高压不跳线,画不了单面板吧,跳线生产会用带线皮的那种,大电解也会用麦拉胶带包起来。
R11 R12 R13是三个15R的并联?5R电流检测电阻太大了吧,改到0.5R试试
0
回复
文晟
LV.4
23
2018-10-26 10:48
@H_K_T
R11R12R13是三个15R的并联?5R电流检测电阻太大了吧,改到0.5R试试
是三个1.5R的 ,哈哈  图不是很清晰,现在快调好了
0
回复
xiaojb11
LV.4
24
2018-10-26 11:24
@文晟
额,你指的是哪个位置乱
一,贴片应尽量朝有利于过炉的方向,既美观也利于加工。二,电解下面走高压跳线加大成本和加工难度,尽量改成地线跳线。三,地线走的杂乱无章啊,怀疑是这个原因导致干扰大了。布板需要改善,找一些布板要领的资料琢磨一下,你会觉得再布一次板即好看干扰又小的
0
回复
文晟
LV.4
25
2018-10-26 15:16
@xiaojb11
一,贴片应尽量朝有利于过炉的方向,既美观也利于加工。二,电解下面走高压跳线加大成本和加工难度,尽量改成地线跳线。三,地线走的杂乱无章啊,怀疑是这个原因导致干扰大了。布板需要改善,找一些布板要领的资料琢磨一下,你会觉得再布一次板即好看干扰又小的
嗯,多谢指导,不过这个外形尺寸,元器件布局已经固定了,如果不想高压跳线就只能双面板了,那样的话地线就好走很多,
0
回复
2018-10-26 19:18
@明天海阔天空
电容下面怎么走高压线跳线?画板的技术还得提高啊
什么原因导致的
0
回复
文晟
LV.4
27
2018-10-27 10:20
@jlh213
可能是你的3脚处有问题,分压电阻还是得加上吧,要是这个地方超过3V,就会保护的。详见规格书。
确实是3脚的问题,已解决,不过不是加下拉,是把R4阻值加大,带载就正常了,另外我在变压器磁芯包了铜箔落地,解决了响声问题。
0
回复
powerled
LV.4
28
2018-10-29 10:59
@jlh213
可能是你的3脚处有问题,分压电阻还是得加上吧,要是这个地方超过3V,就会保护的。详见规格书。

这哥们就是牛X,一语中的。

0
回复
文晟
LV.4
29
2018-10-29 15:58
问题已解决,总结1:这颗芯片3脚集成了OVP功能(常规芯片OVP在FB脚),没改之前VCC是17.5V  OVP点设置在了18V  故出现保护带不起负载;2:变压器响声问题(FB波形震荡),是反馈431供电不足导致,改小R18为1K就解决了。 谢谢大家的帮助!
0
回复
dy-IPKFckC5
LV.1
30
2020-05-27 20:55
@文晟
问题已解决,总结1:这颗芯片3脚集成了OVP功能(常规芯片OVP在FB脚),没改之前VCC是17.5V OVP点设置在了18V 故出现保护带不起负载;2:变压器响声问题(FB波形震荡),是反馈431供电不足导致,改小R18为1K就解决了。谢谢大家的帮助!

你好,请问我输出20V 3.25A 碰到低压正常,升到输入12V就触发保护,3脚R4是102K,R5是15k

0
回复
mfkdcet
LV.8
31
2020-06-17 18:31
@dy-IPKFckC5
你好,请问我输出20V3.25A碰到低压正常,升到输入12V就触发保护,3脚R4是102K,R5是15k

12V3A  原边内置,过6级能效,过认证,同步只需要8毛左右,性价比超高

0
回复