对于同步整流芯片应用中需注意的一些问题讨论

最有点忙闲暇时刻回答一下第一个问题

1、问大家次级同步整流要求PSR架构的电源和SSR架构的电源那个对同步整流芯片精度要求高？  

这里我的回答是PSR架构的对同步整流要求高，特别是同步整流关断点的要求，这里我用一个波形来说一下。

如果出现下图情况的同步整流提前关断这时次级去磁还没有结束同步整流都已关闭，次级开同步整流的寄生二极管来导通，这时就会出现FB采样一段是mos导通和一段是寄生二极管导通时间，引起FB采样错误情况出现造成输出电压有波动。关断点的因主要两个地方影响①是芯片关断点（VTH-off）的值越接近于0关断越晚，②同步MOS导通阻值阻值越小关断点越提前。

2、同步整流使用的MOS，是RDS-on值越小效率越高吗？

同步整流使用的MOS，是RDS-on值越小效率越高这个不是绝对的，这里来回答大多数同步整流芯片都有一个VTH-OFF值，这个值决定你选择MOS的时候MOS的RDS-on导通电阻，这里我们假设VTH-Off=-5mV, 那么VTH-Off/RDS-on就等结束时同步整流MOS上的电流，后面电流工作的去磁就要通过MOS的寄生二极管导通，这里如果RDS-on越小用MOS的寄生二极管导通电流越大，这样一下RDS-on小的效率反而没有RDS-on大的好，选着合适RDS-on的MOS，既能解决效率问题又能解决成本问题。

同步整流关键性参数同步整流VTH_ON最小时间，这里为什么会有此参数出现，个人理解原因①同步整流开启过程中VDS波形性会有一定的抖动，仿真误关断，②工作过程突然出现毛刺出现误关断 ③初次级耗电程度，特别轻载工作过程中会出现，没有VT_ON最低时间时，次级同步整流关闭后，初级VCC二极管反向恢复有一定时间，这时FB波形会有变性引起纹波大问题。