• 回复
  • 收藏
  • 点赞
  • 分享
  • 发新帖

MOSFET管的DS上并联电容与效率有关系吗?

我现在做了一款54V升400V的移相全桥电路,输入电压为50A,主电路选用移相全桥,功率管选用STW120NF10(120A/100V,Rds为9m欧),现在一共使用了8个MOSFET,采用的两个管子并联的方式.主变压器选用EE55磁性两幅.变压器匝数比为2:23.开关频率66KHz.
现在的问题是:
    MOSFET上的关断剑锋比较高,Vpeak大约为90V,如在每个MOSFET0.04uF左右的电容,Vpeak大约在71V左右.但是开关管比较热.
请教一下各位大侠:MOSFET管的DS上并联电容与效率有关系?
   我的理解:不并电容,MOSFET的关断损耗比较大?并电容,MOSFET的开通损耗会比较大,但是那一种会占主要的呢?谢谢!
全部回复(28)
正序查看
倒序查看
yuanwen
LV.4
2
2008-08-25 12:48
自己顶一下!
0
回复
evdi
LV.6
3
2008-08-25 13:28
@yuanwen
自己顶一下!
并了电容,关断损耗就能小了吗?
0
回复
yuanwen
LV.4
4
2008-08-25 13:57
@evdi
并了电容,关断损耗就能小了吗?
当并联了电容后,MOSFET的VDS关断时的Vpeak由90V左右降为71V左右,而电流没没有什么变化,我认为关断损耗应该减少.您认为呢?
0
回复
yuanwen
LV.4
5
2008-08-25 14:14
各位高手帮我顶顶!
0
回复
jacky-li
LV.7
6
2008-08-25 14:16
@yuanwen
各位高手帮我顶顶!
ding
0
回复
evdi
LV.6
7
2008-08-25 17:04
@yuanwen
当并联了电容后,MOSFET的VDS关断时的Vpeak由90V左右降为71V左右,而电流没没有什么变化,我认为关断损耗应该减少.您认为呢?
峰值电压时降低了,因为电容充电需要时间,那么关断时间的延长,是不是也导致了关断损耗的增加?
0
回复
yuanwen
LV.4
8
2008-08-26 08:19
难道就没有高手碰到这个问题,还是大家不愿赐教?
0
回复
yuanwen
LV.4
9
2008-08-26 08:28
@evdi
峰值电压时降低了,因为电容充电需要时间,那么关断时间的延长,是不是也导致了关断损耗的增加?
上升的速度是变缓了,但是电流的关断时间没有发生太大变化(电流的下降时间主要取决于谐振电感与变压器的漏感),电压上升的过程中,电流已经下降到零.该电流波形我测试过,因此我认为关断损耗应该下降了不少.
     但是电容太大,MOSFET管开通时,需要经过MOSFET将并联电容上的能量放掉(1/2CU2),如果再乘一个开关频率,也就是计算1s内电容上需要通过MOSFET释放的能量,那就比较大了.
    但有什么方法可以兼顾呢?
0
回复
2008-08-26 09:13
@yuanwen
难道就没有高手碰到这个问题,还是大家不愿赐教?
并联一个电容相当于MOS管的极间电容变大,这样开通和关断时间就会延长,导致损耗增加,一般都是加RCD吸收.
0
回复
yuanwen
LV.4
11
2008-08-26 09:47
@咸菜篓子
并联一个电容相当于MOS管的极间电容变大,这样开通和关断时间就会延长,导致损耗增加,一般都是加RCD吸收.
我使用的电路是移相全桥电路,移相全桥很少有在DS上加RCD吸收的,加RCD是否效率更低?我的这个电源输入是一个低压大电流的情况.
0
回复
2008-08-26 11:41
@yuanwen
我使用的电路是移相全桥电路,移相全桥很少有在DS上加RCD吸收的,加RCD是否效率更低?我的这个电源输入是一个低压大电流的情况.
那吸收一般采用去磁绕组吧,有电路图吗?方便上传吗?
0
回复
yuanwen
LV.4
13
2008-08-26 14:05
@咸菜篓子
那吸收一般采用去磁绕组吧,有电路图吗?方便上传吗?
什么去磁绕组?能够说明白一点,谢谢!
    我采用就是一个很普通的移相全桥电路,控制芯片采用的是UCC3995,由于输入电压很低且输入电流很大,故没有增加谐振电感,其变压器的漏感足以满足MOSFET中DS上节电容与并联电容谐振的需要.我还采用的是两个MOSFET并联的方式,以降低功率管的导通损耗.但效率也不是很高,只有89%左右.
其实我在滞后臂也采用了RCD吸收,因为剑锋快100V了,增加RCD变为了72V左右.增加后感觉软开关不象软开关,有些不伦不类的感觉.
0
回复
leowang2002
LV.4
14
2008-08-27 12:24
@yuanwen
什么去磁绕组?能够说明白一点,谢谢!    我采用就是一个很普通的移相全桥电路,控制芯片采用的是UCC3995,由于输入电压很低且输入电流很大,故没有增加谐振电感,其变压器的漏感足以满足MOSFET中DS上节电容与并联电容谐振的需要.我还采用的是两个MOSFET并联的方式,以降低功率管的导通损耗.但效率也不是很高,只有89%左右.其实我在滞后臂也采用了RCD吸收,因为剑锋快100V了,增加RCD变为了72V左右.增加后感觉软开关不象软开关,有些不伦不类的感觉.
增加电容肯定可以减少PEAK Voltage,但是问题是效率会降低一点点.而且,电容容量不可太大.去磁绕组不可行的.
0
回复
samszapl
LV.5
15
2008-08-27 15:44
楼主要不要换个MOS试一下啊,IXYS公司的IXTP130N10T(130A,100V)Rds<=8.5hom ,Rds typ=7.0hom,我相信如果Rds低一些,应该对提高效率有所帮助.而且该型号的Ciss=4100Pf,小于STW120N10的5200pf.如果有兴趣请联系sam@szapl.com
0
回复
liamren
LV.2
16
2011-10-08 17:09
@leowang2002
增加电容肯定可以减少PEAKVoltage,但是问题是效率会降低一点点.而且,电容容量不可太大.去磁绕组不可行的.
我用的是LLC谐振拓扑,在MOS上并了一个471电容,根椐P=1/2CV方*f,算出来,这里的损耗在半载时有3W多,150W的机子,有点儿吓人
0
回复
leowang2002
LV.4
17
2011-10-30 21:54
@liamren
我用的是LLC谐振拓扑,在MOS上并了一个471电容,根椐P=1/2CV方*f,算出来,这里的损耗在半载时有3W多,150W的机子,有点儿吓人

太大了,47 就差不多了

 

0
回复
fyfandy520
LV.4
18
2011-11-01 19:42

我以前做24V升360V移项全桥也出现过这种情况。当时用的是IR的一种管子,三只并的。我觉得你现在的关键问题不是怎么去吸收这个尖峰,而是降下来。尖峰大关断损耗大。因为你现在是移相全桥,是软开启的,也就是说没有开启损耗的,可以并联电容去吸收损耗。而并联电容还有一个好处就是可以减小关断损耗。也是就关断时延长了电压上升的时间的,而电流下降的时间没有变,电流电压的交点变低,损耗也会变小。但是,由于你这个地方的输入电流很大,并联电容后,由于电容ESR的存在,电容上也会消耗功率,电容会很热,甚至裂开。我当时就出现过这种情况。

我觉得你可以考虑看一下你的驱动,如果你的驱动电阻小的话,开关速度很快,那么关断的尖峰当然会大,加电容只是不得已而为之的办法,得从根本上解决。一般情况下,MOS的驱动波形从0V上升到10V在500ns附近比较合适,太慢会导致在死区时间内关断不了,造成上下管直通,太快电压尖峰会很高,关断损耗也会很大,因为电流和电压交汇点太高。

在不并电容的情况下将尖峰调到很小,然后并联较小电容去延长电压下降时间,减小关断损耗。我们现在超前臂并联的电容是682,滞后臂是222,24V输入情况下电压尖峰是28V,比较理想,三分之一载时DS间关断时电压升到最高用的时间是600ns。MOS管的型号是IRFB4110,Rg为22欧。

希望能给你点帮助,如果不对的地方请大家轻拍,谢谢!

1
回复
ctx1211
LV.7
19
2011-11-01 21:04
这个有什么关系嘛?并联的电容应该是起到一个snubber的作用
0
回复
2011-11-02 09:15
@ctx1211
这个有什么关系嘛?并联的电容应该是起到一个snubber的作用
贴片电容进来学习 顺便顶一下
0
回复
2013-07-24 10:43
0
回复
2013-07-24 10:44
 
0
回复
2013-07-24 11:13
首先,需要搞清楚的是,并联电容后使你的电压尖峰下降,这就说明了电容中储存了大量的能力,这个能量怎么释放?必然就要通过你的MOS管,所以你的管子发热就不足为奇了。
0
回复
dl36520
LV.5
24
2013-07-24 11:15
@yuanwen
什么去磁绕组?能够说明白一点,谢谢!    我采用就是一个很普通的移相全桥电路,控制芯片采用的是UCC3995,由于输入电压很低且输入电流很大,故没有增加谐振电感,其变压器的漏感足以满足MOSFET中DS上节电容与并联电容谐振的需要.我还采用的是两个MOSFET并联的方式,以降低功率管的导通损耗.但效率也不是很高,只有89%左右.其实我在滞后臂也采用了RCD吸收,因为剑锋快100V了,增加RCD变为了72V左右.增加后感觉软开关不象软开关,有些不伦不类的感觉.
没有做过升压的,不过我们以前的移相全桥都有谐振电感的,开关没有并电容,用的RD吸收
0
回复
郑伊儿
LV.1
25
2013-09-03 13:06
@飞鸟拒绝悲伤
首先,需要搞清楚的是,并联电容后使你的电压尖峰下降,这就说明了电容中储存了大量的能力,这个能量怎么释放?必然就要通过你的MOS管,所以你的管子发热就不足为奇了。
不知道各位有没有遇到过在DS脚加了电容MOS的温升还小一些,效率还高一些的
0
回复
chenzhichao
LV.1
26
2015-11-25 19:58
@郑伊儿
不知道各位有没有遇到过在DS脚加了电容MOS的温升还小一些,效率还高一些的
我遇到过,确实可以提高效率,和减小温升,不过漏极波形振荡厉害
0
回复
2015-11-25 21:42
@yuanwen
上升的速度是变缓了,但是电流的关断时间没有发生太大变化(电流的下降时间主要取决于谐振电感与变压器的漏感),电压上升的过程中,电流已经下降到零.该电流波形我测试过,因此我认为关断损耗应该下降了不少.    但是电容太大,MOSFET管开通时,需要经过MOSFET将并联电容上的能量放掉(1/2CU2),如果再乘一个开关频率,也就是计算1s内电容上需要通过MOSFET释放的能量,那就比较大了.    但有什么方法可以兼顾呢?
学习了,谢谢
0
回复
2015-11-25 21:42
@yuanwen
难道就没有高手碰到这个问题,还是大家不愿赐教?
同问,求高手
0
回复
andy6
LV.6
29
2015-11-26 12:06
@chenzhichao
我遇到过,确实可以提高效率,和减小温升,不过漏极波形振荡厉害
对EMI问题有很大改善,吸收了一定的尖峰,应该会影响效率
0
回复