本人最近在给一款5V5A Buck电路Layout时发现由于GND走线不当导致当负载增加到3A时环路出现不稳定，Layout整改后问题已解决，但是不明白其中的根本原因，想听听大家的意见，下面是当时整改的情况。
上图是整改之前的布局，TOP层除了VIN和VOUT剩下的全部铺了GND铜箔。R1的位置是预留的跳线，和电感串联方便到时测电感电流。C5，C6，C7是输入电容，C1，C2，C3是输出电容。
上图是IC周围的细节。第二排中间2个和第三排4个球是PGND。
负载3A时测到的SW波形如下：
貌似触发了最小TON时间，此时TON为30ns，开关频率12MHz，正常情况下TON为140ns，开关频率2.4MHz。
上图是整改的地方，红线部分把GND铜箔隔断之后就恢复了正常。
下图是正常的SW波形
下图是优化后的Layout布局
经过测试，优化后SW波形正常。
虽然整改好了，但是有点糊里糊涂的，不太明白其中原理，在此想请教一下大家，希望大家帮忙答疑，谢谢！
