静电放电防护电路(ESD protection circuits)是积体电路上专门用来做静电放电防护之用，此静电放电防护电路提
供了ESD电流路径，以免ESD放电时，静电电流流入IC内部电路而造成损伤。人体放电模式(HBM)与机器放电模式
(MM)之ESD来自外界，所以ESD防护电路都是做在銲垫PAD的旁边。在输出PAD，其输出级大尺寸的PMOS及
NMOS元件本身便可当做ESD防謢元件来用，但是其佈局方式必须遵守Design Rules中有关ESD佈局方面的规定。在输入PAD，因CMOS积体电路的输入PAD一般都是连接到MOS元件的闸极(gate)，闸极氧化层是容易被ESD所打穿，在输入端的旁边会做一组ESD防护电路来保护输入级的元件。在VDD pad与VSS pad的旁边也要做ESD防护电路，因为VDD与VSS脚之间也可能遭受ESD的放电。
ESD防护电路的安排必须全方位地考虑到ESD测试的各种组合，因为一颗IC的ESD failure threshold是看整颗IC所
有脚中，在各种测试模式下，最低之ESD耐压值为该颗IC的ESD failure threshold。因此，一个全晶片ESD防护电路的。，Input pad与Output pad要具有防护PS，NS，PD，及ND四种模式的静电放电，另外，VDD到VSS也要有ESD防护电路。
