图中已经选择部分的零件没有焊接，电路中L2直接短接了，R18已经是三个100K并联，C13为两个2.2nF并联，可Q2上的电压还超过700V，此电源是全电压工作，现测试为AC220V输入，输出0。6V~1。2V可调，电流为30A左右，变压器用EER28，初级用0.35*2绕112匝，两个辅助绕组都为0.15*2稀绕12匝，输出0.1*105*5绕2匝。采用三明治绕法。
以下图片全为输出为1V，电流为20A所测试。
1、600V的MOS管上承受着700多伏的高压。
2、输出电压。
3、同步整流管和肖特基上的正向压降电压达1.2V，可以猜测出瞬间的电流应该超过百安培。
4、次级线圈上的波形，反激的峰值电压达到了5V。
我是没有做过电源的，第一次做就碰到一个这么低电压大电流的电源，还望大家看了之后给点意见，是改变压器还是改什么东西，该怎么改。变压器已经改过几次了，而且线这粗不好加工，我都有点不好意思老是去改样了。
如果是你说的这样的话，建议那你要注意三个方面
1、变压器选长宽比大的，你选的这个EER28/34就符合要求，绕线用多股细线绕，尽量降低绕组的压降，比如次级选用0.25*120根；绕法采用三明治，初级尽量分两层绕完，增加耦合度，降低漏感
2、PCB布线的时候要特别注意大电流环路的走线，短粗直是原则，面积也要做到尽量小，以免产生不必要的干扰
3、成本没有压力的话，尽量选用好一点的器件，做好足够的降额设计，并调整好吸收电路
注意了以上几点的话，还是能设计出满足你要求的电源
VDS图中振铃很强，说明漏抗大或者RCD阻尼特没调好。而且你的Vor还是很高的，这个要看输出绕组电压对应着看一下是什么原因。还有变压器变比太大，不管用铜箔还是利兹线都不会有好效果的。您的设计方案里头已经有同步整流，30W反激绝对能处理了。
降低变比--降低Vor（但是反射电压有Vor和振铃电压组成），拓宽副边占空比降低电流有效值和峰值。但是也带来了初级占空比损失，而且对副边整流的耐压也有更高的要求。
初级并联RC串联阻尼振铃，这样做会损失效率。不知道您的电源是否有效率要求。我当时做5V1A的时候 效率才0.67，Top221次级肖特基.
还有就是降低频率，进一步减小漏抗带来的影响。
谢谢解答的这么详细，我的电源效率没有要求，要求是全电压工作，性能稳定就可以。但是现在电路中高压MOS管和低压MOS管都热，最不好的就是靠近整流出来的两个大电容也有发热。高压的MOS管发热不知道是不是VDS超过了MOS管的耐压造成的，目前还没有换更高压的MOS管试。低压的MOS管有热应该是正常的.
好版主说到用薄膜电容，可是我空间下只能放下贴片的电容了，板的正面已经不好再装零件了，不知道能不能用贴片电容代替。如0805的耐压6。3V容量在10uF的X5R电容。
L2 串联在输出做啥用，这个会增加漏抗到初级。
既然是谐振方式 加大C15 可以减少振铃峰值，然后变压器初级用RC消去振铃。当然啦 这样效率会降低。这种电路 Vbus就算375V 那么 Vor如果取值65V（由于是低压输出，为了拓宽副边占空比。和降低变比。）用EER的磁芯中柱长漏抗可有改善。
还有我比较感兴趣的是你这个电流互感器驱动的同步整流是否有好的效果呢。因为我也想改进一下以前的几个案子。
ESR造成电容发烫？你副边的峰值电流会有百来个安培这点很是头晕。发烫还是小事情。如果这些压降反射到初级将是麻烦。实际电路馈入功率可能是50多瓦。
绝对不行的。0805的电容要是能这么用。那么做薄膜电容的厂商都去跳海吧。。。。。。
还有你看看电路中R18 烫不烫，因该烫的。看了第一个波形图感觉这个图和没有接RCD是一样的。
以前我调过FSCQ0765的电路 出6V4A 和300V0.1A。负载统统按比率加上由于300V绕组的关系效率还是很高的，反射电压和波形都漂亮，只是交叉调整率一塌糊涂，只能稳定6.3V灯丝电压300V就不管了。
可是问题来了，电源只接6.3v单独输出效率只有0.65，振铃大，反射电压出现明显斜坡，说明漏抗和ESR在作怪。最后没办法 只能是加大DS的电容，调整RCD，用RC阻尼，一道上。开关管道是不烫了，波形也可以接受了。只是效率进一步下降。主要是变压器和RCD发热。还有副边的肖特基必须散热才行。
