0

回复
收藏
点赞
分享
发新帖

论坛首页
电源技术综合区
进来看看，反激VDS波形异常，咋回事呢？

进来看看，反激VDS波形异常，咋回事呢？

VDS波形这是一款输入90---132V 输出12V2A 24W反激电源中主开关的VDS波形（110V输入时），定频65KHz，已经观察过驱动波形VGS并无异常，请问图中的红色框中MOS开通时的向下尖峰是什么原因造成的，对电源有哪些不良影响，应该如何解决？

全部回复(70)

只看楼主

正序查看

倒序查看

LV.4

2

2011-05-21 21:08

查过一些MOS驱动及波形的相关资料，没见讲到这一点的，是不是这问题太浅显了，没必要讲，晕！

0

回复

LV.4

3

2011-05-21 21:14

在线等

0

回复

LV.1

4

2011-05-21 23:06

@csggg

在线等

楼主，为了方便我帮你贴出来吧

0

回复

LV.4

5

2011-05-21 23:35

@

楼主，为了方便我帮你贴出来吧[图片]

不如帮我解答下吧，JIM兄

0

回复

LV.4

6

2011-05-21 23:37

@

楼主，为了方便我帮你贴出来吧[图片]

还有，怎么将图片贴到外面来啊？

0

回复

LV.4

7

2011-05-22 09:32

@csggg

查过一些MOS驱动及波形的相关资料，没见讲到这一点的，是不是这问题太浅显了，没必要讲，晕！

别沉了

0

回复

LV.4

8

2011-05-22 14:14

@csggg

查过一些MOS驱动及波形的相关资料，没见讲到这一点的，是不是这问题太浅显了，没必要讲，晕！

谁能解惑

0

回复

LV.8

9

2011-05-22 14:37

@csggg

还有，怎么将图片贴到外面来啊？

兄弟，你直接测试MOS的两极

再看看什么样子。

0

回复

LV.4

10

2011-05-22 15:12

@zhangtao3b608

兄弟，你直接测试MOS的两极再看看什么样子。

我是直接测试的MOS的D、S极啊

0

回复

LV.4

11

2011-05-22 15:18

@zhangtao3b608

兄弟，你直接测试MOS的两极再看看什么样子。

这应该不是测试点不当引起的，我是直接从MOD D、S引脚测试的

0

回复

LV.3

12

2011-05-22 15:36

@csggg

我是直接测试的MOS的D、S极啊

应该不是初级MOS D，S 的波形，你的平台电压就只有52V左右，并且零点位置也不是初级的？给出线路看看，

0

回复

LV.8

13

2011-05-22 15:39

@csggg

这应该不是测试点不当引起的，我是直接从MODD、S引脚测试的

请问是不是只有低压才有这种情况？

0

回复

LV.4

14

2011-05-22 15:43

@zhangtao3b608

请问是不是只有低压才有这种情况？

呃，这个我倒没去试验高压输入的情况，因为就是按低压输入设计的，器件耐压都不够，从90--132V都是工作在CCM状态的

0

回复

LV.8

15

2011-05-22 15:43

@zhangtao3b608

请问是不是只有低压才有这种情况？

你的变压器匝比是多少

0

回复

LV.4

16

2011-05-22 15:46

@zhangtao3b608

你的变压器匝比是多少

嗯，记得是83:13

0

回复

LV.4

17

2011-05-22 15:48

@zhangtao3b608

你的变压器匝比是多少

EF20变压器，初级83T 0.37mm 次级13T 0.7mm

0

回复

LV.8

18

2011-05-22 15:50

@csggg

嗯，记得是83:13

我想是变压器杂散电容和变压器漏感引起的

0

回复

LV.4

19

2011-05-22 15:51

@zhangtao3b608

你的变压器匝比是多少

夹层绕法N1a 56Ts---屏蔽铜箔-----Ns 13Ts-----N1b 27Ts ----VCC 16Ts

0

回复

LV.4

20

2011-05-22 15:56

@zhangtao3b608

我想是变压器杂散电容和变压器漏感引起的

变压器初级感量1mH，漏感50uH左右，不算很大。我也有这样的猜测，不过我从原理上不能解释明白，此机是从原18W12V1.5A的基础上升级的，24W用EF20变压器比较极限，但实测的其他电性能参数都不错，就是调试时发现这点异于平常的地方。

0

回复

LV.4

21

2011-05-22 15:58

@wh000876

应该不是初级MOS D，S的波形，你的平台电压就只有52V左右，并且零点位置也不是初级的？给出线路看看，

这个电压乘以5倍才是实际VDS电压

0

回复

LV.8

22

2011-05-22 16:04

@csggg

夹层绕法N1a56Ts---屏蔽铜箔-----Ns13Ts-----N1b 27Ts ----VCC16Ts

0

回复

LV.8

23

2011-05-22 16:05

@zhangtao3b608

[图片]

这样可以吗

0

回复

LV.8

24

2011-05-22 16:07

@zhangtao3b608

这样可以吗

也许杂散电容放电不经过变压器，经MOS管也是可以的。

0

回复

LV.4

25

2011-05-22 16:08

@wh000876

应该不是初级MOS D，S的波形，你的平台电压就只有52V左右，并且零点位置也不是初级的？给出线路看看，

电路图这电脑上没有，贴不了，就是OB2263推个4A的MOS，EF20变压器，输出两个SR560整流后接Π型滤波器，没啥特别的。

0

回复

LV.4

26

2011-05-22 16:13

@zhangtao3b608

也许杂散电容放电不经过变压器，经MOS管也是可以的。

你是说杂散电容在MOS开通初期通过MOS D S放电形成的向下尖峰，这个解释成开通初期的电流尖峰更合适吧，这种杂散电容应该普遍存在的，但在其他同架构甚至同方案的电源上我都没见到

0

回复

LV.4

27

2011-05-22 16:16

@zhangtao3b608

也许杂散电容放电不经过变压器，经MOS管也是可以的。

这一个尖峰调宽时间后可以看到是一个振荡过程，就像刚关闭时漏感和VDS电容振荡的样子

0

回复

LV.4

28

2011-05-22 16:19

@zhangtao3b608

[图片]

把图贴到外面是怎么操作的啊

0

回复

LV.8

29

2011-05-22 16:23

@csggg

把图贴到外面是怎么操作的啊

用键盘上的抓屏幕功能，在画图中编辑

0

回复

LV.4

30

2011-05-22 16:24

@zhangtao3b608

[图片]

欢迎各位近来探讨，期待更进一步的解答。

0

回复

LV.4

31

2011-05-22 16:25

@zhangtao3b608

用键盘上的抓屏幕功能，在画图中编辑

原来如此，上面那张波形图还是位好心人帮我贴出来的，⊙﹏⊙b汗

0

回复

工程师都在看

Vishay封装技术革新，带来设计全面提升！

利兹线定义及分类

烧结型PI膜包利磁线

【 DigiKey DIY原创大赛】锂电池组均衡充电电路设计

求偶遇~ 11月16日，电源网深圳年会来啦

电源网-天边

国产 LLC 控制芯片

立

即

发

帖