【讨论】LLC输出电压能否可调？

强烈要求源源把这贴设置成讨论贴，
LLC现在属于电源技术方面比较先进的技术了，而电源网对这一块的帖子较少，而且回复的人也不多，希望源源加强这一块纯属个人建议

不是十分明白你的意思，你是用431做输出电压环的运算放大器吗，首先是，输出电压是可以调的，但是调节范围有限，其次控制电路逻辑是否正确，输出电压降低，频率应该升高的，那么频率升高的条件是怎样的，调节器输出的高低和这里有个逻辑电平对于关系，具体要看TEA1713了，这颗芯片我没有看过，你自己看看就能知道了

关键词：电压  芯片

啥变压器结构呀， 不知道你多大功率，感觉电容大了，漏感小了。

关键词：电容

现在的情况是这样的，变压器的匝比是按20V输出算的，通过改变431的采样电阻，电压可以调高，电压高了，频率下降，这是对的，但目前的情况是我想调低，却不能实现，或者变压器我按16V的输出算，然后将其电压调高？
顺便问一下，哪位大侠对FP703熟悉，或者哪位推存个跟他PIN对PIN的芯片，，单运放

关键词：电阻  电压  芯片

你的变压器明显设计的不合适 漏感太小了 （一般LLC Lk是Lm的 1/5左右） 谐振电容太大 。。。基本上你是工作在above resonance状态 你的串联谐振频率大概是80khz左右 所以你的dc gain到115kz和300khz基本上都是平的 输出电压变化肯定不大 你可以适当减少你的匝数比 这样你的频率减小之后就可以达到调压效果

关键词：电容  电压

因为空间的限制，变压器不能使用双槽的，外加谐振电感也不是很现实，现在开关频率实际测量是120KHZ，现在重新绕了个变压器，匝比是37：3，是按16V的输出算的，不过还没试，
dc gain到115kz和300khz基本上都是平的这句能否解释下？

另外 你看看你的光耦的CTR是多少

1713这个片子FB pin的电流要求不低

LLC设计的核心就是提高Lk 减少Lm 使得tank电流足够给FET的体电容放电达到ZVS的目的

你可以看看fairchild的appotes

TEA1713的demo 设计不是非常专业 实验的波形也不是LLC可以说就是LC谐振 和你现在情况差不多 副边的管子是一直导通的

而且 按照你的图 你的谐振电容也不是100nF 而是100nF×2.。。

关键词：电流  电容

感觉你工作点很有问题，建议把波形贴上来。

你的要求是在任何负载下要满足2个电压得调整状态，这个对llc来说比较麻烦。

要按最低输入电压和最高输出电压来设计匝比和q

但是工作点我不建议你用如此小的漏感

关键词：电压

输出电压变化不是很宽，因此是可以做到的！

按照你使用的变压器的大小来确定你使用的工作频率，一般选取的100K左右，要看你经常使用是16V还是19.5V的输出，不过做好这样，你可以将16V工作时候的频率120K左右，那么当你调整电压到19.5V工作的时候大概此时工作频率在95K左右，因此你的调压范围16V~19.5V，与之对应的工作频率范围为95K~120K，这样的话工作频率较高，效率自然也好！

所以设计的时候按16V设计，与之对应的是最高工作频率，你若按19.5V设计，对应120K话，那么你调压到16V你的工作频率大概会跑到140K以上，这样的话开关损耗大，VCC整流管会很热，最好用肖特基，但是这个对EMI是不好的。

若与16V对应的95K，那么调压到19.5V此时工作频率大概下降到70K左右，这样的话工作频率也低了点，效率也不会好的！

现在正是按照这个思路去做，这两天估计就会有结果，
以前的效率测的19.5V4.7A时，低压100V效率90.5%高压230V效率93%，开关频率120KHZ

我倒是觉得是按最低输入电压和最低输出电压来设计匝比，因为LLC的输出电压不完全是靠后极431的采样电阻决定的，跟谐振参数有很大关系，
漏感目前只能做到这个程度，因为是超薄的，高度12mm，外置不现实，也没有超薄双槽的骨架，

关键词：电阻

那这样算起来的话，整个变压器的高度是多少？超过12mm就不行了哦，
   能否给我具体的骨架资料？

超薄NB,厚度在多少呀？ 长宽呢？

你的参数设计没有优化。K值达到21.5了，K值太大，调节特性不好。

关注中，学习学习。

等待专家继续讲解

加匝数，然后加气隙，毕竟不是纯串联谐振

关键词：串联

赞成，K最好在3～7之间。。。。

5.5是我经常用的。。。