疑惑1.上管正占空比:负占空比=50.24%:49.76%
下管正占空比:负占空比=46%;54%
考虑到死区时间,上下占空比有4%的偏差,不知可以接受不?(采用的IC是6599)
(1)
(2)
(3)
:
疑惑2:输出整流管的电流,上管和下管相差1A,但波形和占空比是对称的,不知此ZCS效果能否接受?
疑惑3,从下图(上管VDS波形与电流波形图)能否判断出LLC已经进入ZVS?
你的占空比不是很对称,应该是受干扰影响。
再请教下
1.调试环路能否增强其抗干扰性?
2.怎样去检测是否受干扰影响?突然间感觉这样判断有点难度~~
你测试的驱动波形是从IC 脚上测试的还是在MOS 管脚上测试的?
根据ic 的规格是48%~52% 占空比范围? 另外你可以做一下试验就是用热风对CF 电容吹是否也会影响你的占空比?
兄弟能否附上你的规格书48%至52%的范围,我找不到,谢谢!