1 概述
SDI(Serial Digital Interface 串行数字接口)用于传输标清SD-SDI(标准SMPTE259M，速率13.5MHz*20bit=270Mb/s，传输距离达400米以上)、高清HD-SDI(标准SMPTE292M，速率74.25MHz*20bit=1.485Gb/s，传输距离达200米以上)、3G-SDI(标准SMPTE424M，速率148.5MHz*20bit=2.97Gb/s，传输距离达100米以上)、6G-SDI和12G-SDI等无压缩数字视频/音频信号的协议标准。
由于SDI具有高清晰度、传输时延小，还可重复利用已布网的模拟视频电缆等优势，正逐渐地被安防、监控等领域广泛采用。
SDI相关设备有，SDI延长器，SDI监视器，SDI信号分配器，SDI视频矩阵切换器，SDI编解码器，SDI音频嵌入器，SDI音频解嵌器，SDI光端机，SDI DVR（Digital Video Recorder 数字视频录像机，硬盘录像机），SDI转HDMI，SDI转DVI，SDI转VGA，等。
2 参与厂商和方案构成
参与SDI传输方案的厂商有Gennum(Semtech)、TI、MAXIM、Cypress、MACOM等。
SDI传输方案由以下等部分构成：
电缆均衡器(Cable Equalizers, EQ)、电缆驱动器(Cable Drivers, CD)、可配置的电缆均衡/驱动器(Configurable CD/EQ)、时钟恢复器/重定时器(Reclockers/Reclocking)、SDI发送器/串化器(SDI Transmitters/Serializers)、SDI接收器/解串器(SDI Receivers/Deserializers)、时序控制器(Video Timing)、视频同步分配器、音频/视频时钟发生器、开关矩阵(Cross-points)。
另外，通常把SDI串化器和解串器合在一起称为SERDES（串化器/解串器）。
SDI信号的发送路径为MCU/DSP/FPGA => SDI Transmitters => Cable Drivers => BNC Jack => SDI 75Ω同轴电缆；
SDI信号的接收路径为MCU/DSP/FPGA <= SDI Receivers <= Cable Equalizers <= BNC Jack <= SDI 75Ω同轴电缆。
有些FPGA器件，如Xilinx Spartan6系列和Altera Cyclone4系列，都有集成SERDES硬件IP核，可以省略外部SERDES IC，而只需要CD或EQ。
3 SDI器件的原理
3.1 预加重(Pre-emphasis)和去加重(De-emphasis)
预加重(Pre-emphasis)，即在传输线的源端增强信号的高频成分，以补偿高频分量在传输过程中的过大衰减。我们知道，信号频率的高低主要是由信号电平变化的速度决定的，所以信号的高频分量主要出现在信号的上升沿和下降沿处，预加重技术就是增强信号上升沿和下降沿处的幅度，如下图 1所示。
图 1 预加重技术
去加重(De-emphasis)，跟预加重有点类似，只是实现方法略有不同，预加重是增加信号上升沿和下降沿处的幅度，其它地方幅度不变；而去加重是保持信号上升沿和下降沿处的幅度不变，其他地方信号减弱，如下图 2所示。从时域角度看，去加重补偿后的信号，比预加重补偿后的信号摆幅更小，眼图高度更低，功耗更小，电磁辐射更小。
图 2 去加重技术
3.2 电缆均衡器(Cable Equalizers, EQ)
信号的高频成分经过 PCB 走线或者电缆传输后相对于信号的低频成分会被衰减得更多，此现象被称为趋肤效应（传输线表现出来的特性像是低通滤波器，如图 3所示），它会破坏高速信号的信号完整性，使其眼图关闭并增加信号抖动。为了补偿趋肤效应，人们发明了均衡器（模拟器件）、预加重器、去加重器来补偿传输线频率响应的不平坦性。传输线在高频处会有较多衰减，而均衡器在高频处有更高增益，将均衡器的高频增益设置成适当的值，二者串联后会形成在全频带内大致平坦的频率响应。
图 3 传输线的趋肤效应和介质损耗
通常预加重器和去加重器用在高速数字信号传输的发射端，均衡器用在接收端（SDI信号传输距离主要依靠接收端的均衡）。但在SDI信号链路中，只在接收端采用自适应均衡器，而不在发送端采用预加重或去加重，因为SDI设备允许用户任意定义同轴电缆的长度，任意固定的均衡或预/去加重都无法灵活地满足各种电缆长度。
另外，SDI设备必须即插即用，不允许用户在现场手动设置合适的均衡值来得到最佳的电缆传输特性，因此只有自适应均衡器是理想方案。自适应均衡器可以自动检测信号质量而设置最佳均衡值，从而得到最佳的传输通道频率响应。
3.2.1 EQ GS2994(GENNUM) SCH Example
图 4 EQ GS2994单端输入应用电路
GS2994是Gennum公司的多速率（支持SD-SDI、HD-SDI和3G-SDI）、高增益自适应电缆均衡器，其SDI输入支持单端输入和差分输入，交流耦合电容推荐使用输入端1.0uF，输出端4.7uF；内部有高边4k电阻和低边5.25k电阻将其偏置到1.8V直流。The GS2994 can equalize 3Gb/s, HD and SD serial digital signals, and will typically equalize 140m of Belden 1694A cable at 2.97Gb/s, 220m at 1.485Gb/s and 400m at 270Mb/s.
载波检测(Carrier Detect, CD)输出引脚，“有效低电平”用于指示是否有有效的SDI输入信号。可将该引脚外部连接到SLEEP引脚（内部100k下拉），当SDI输入无效时，使芯片进入Power Down模式（功耗低于30mW，此时的载波检测功能依然有效），是为自动休眠（Auto-Sleep）模式。也可连接到OP_CTL引脚实现Auto_Mute功能（即图 4所示）。
OP_CTL引脚（内部100k下拉）用于控制输出信号SDO的摆幅、去加重和MUTE功能。连接到GND，输出摆幅为800mV，无去加重功能；连接到3.3V电源，输出MUTED；具体可参考芯片手册Table 4-5。
SQ_ADJ是可编程的载波检测阈值调节引脚，当输入信号低于特定阈值时，该引脚输出低电平，用于指示输入无效。该引脚不用时，可直接悬空。
注意，当使用SQ_ADJ功能，或Auto_Mute功能，或此两种功能同时使用时，Sleep引脚必须悬空。
3.2.2 EQ PCB Layout Guidelines
1 参考图 4，EQ器件的输入回波损耗元件，包括1.0uF交流耦合电容，都靠近器件的输入引脚放置。
2 参考图 4，EQ器件输出到SDI解串器芯片的信号，应当做100Ω差分信号阻抗匹配；4.7uF交流耦合电容应靠近EQ器件输出引脚放置。
3.3 电缆驱动器(Cable Drivers, CD)
SDI CD用于加强对75Ω传输线/同轴电缆（如Belden 1694A，Belden 8281，Canare L-5CFB）或设备的驱动能力，以提供SMPTE规范的输出电压摆幅典型值(800±10%)mVPP（即峰峰值800±10% mV）。
3.3.1 CD LMH0302(TI) SCH Example
图 5 CD LMH0302 SDI差分输出应用电路
如图 5所示，是TI SDI传输方案中CD LMH0302器件的应用电路之一，即SDI差分输出。
LMH0302采用3.3V单电源供电，支持SD/HD/3G三种速率的75Ω SDI传输线/同轴电缆驱动。
SDI输入端接，建议采用图中两个49.9Ω电阻和一个0.1uF电容的端接方法。
RREF是输出电压摆幅配置引脚，接外部调节电阻 到VCC，具体摆幅可通过公式 Rset=8*(Rtrm/Voutpp) 来计算，其中 Rtrm 是端接电阻，应该等于传输线/同轴电缆的阻抗，典型值是75Ω；Voutpp 是所需要的输出摆幅值。如对于75Ω同轴电缆，Rtrm=75Ω ，Voutpp=800mV ，所以输出摆幅外部调节电阻值应为 Rset=8*(75/0.8)=750Ω 。因而图 5中外部调节电阻 Rset 为R3=750Ω.
CD GS2988(Gennum)单端输出时的摆幅在500mVpp-1800mVpp范围内。
是SDI输出信号的上升和下降时间选择引脚，上拉到高电平时满足SD-SDI标准，下拉到低电平时满足HD-SDI和3G-SDI标准。
输出信号SDO_P/SDO_N可以通过ENABLE引脚（内部上拉，高电平有效）下拉非能。
因SMPTE也规定了传输严重直流不平衡的非压缩串行比特流，而需要在SDI输出端使用较大的4.7uF交流耦合电容来避免低频直流偏移（AN1972）。
另外注意，在图 5中，默认采用低噪声LDO供电，若CD部分的电源和地无需隔离，则直接用VCC_3V3网络对应GND；如需隔离，则用0R电阻将电源和地隔离到VCC_3V3_CD和AGND，此时，除R9将AGND网络单点连接系统数字地GND外，其他包括两个BNC接口（BNC金属外壳必须接地）在内的地网络都用AGND；SDI信号链路中的其他电路模块与此同理。
图 6 CD LMH0302 SDI单端输出应用电路
如图 6所示，是TI SDI传输方案中CD LMH0302器件的应用电路之二，即SDI单端输出。
另外，特别注意以下两点：
其一，SDI串化器芯片的输出信号，即CD器件的输入信号SDI_P和SDI_N应当做差分信号处理，二者之间做100Ω阻抗匹配。
其二，无论CD器件输出端的SDI信号采用图 5所示的差分输出，还是图 6所示的单端输出，SDO_P和SDO_N应分别当做单端信号处理，各自做75Ω阻抗匹配，而不是将SDO_P和SDO_N当做普通差分信号对做100Ω阻抗匹配。
3.3.2 CD LMH0302 PCB Layout Example
图 7 CD LMH0302 PCB Layout Example - 100Ω Differential Trace
图 8 CD LMH0302 PCB Layout Example - 75Ω Single-end Trace
3.3.3 CD LMH0302 PCB Layout Guidelines
1 输出摆幅配置引脚必须用1%精度电阻，尽量靠近引脚放置，并将其底部参考层的覆铜净空处理，以减少其寄生电容引起的阻抗下降。
2 扩展焊盘EP必须通过通孔连接到GND平面，且阻焊开窗（即不盖绿油），包括通孔在内（不塞孔）。
3 电源VCC和地VEE引脚，旁路电容靠近引脚放置，再用短线就近打孔到内电层。
4 CD器件的输出信号SDO_P和SDO_N应分别当做单端信号处理，各自做75Ω阻抗匹配，而不是将SDO_P和SDO_N当做普通差分信号对做100Ω阻抗匹配。
5 CD器件的输出回波损耗/阻抗匹配网络元件，应靠近CD器件的输出引脚。