小女子不才,请问"待机功耗"针对单组电源输出或无5vsb待机电路设计的powersupply而言,负载条件是否定义为"空载",但我认为是否应按客户端实际装机后所消耗的最小消耗电流(minload)为准,不过实际要求上我想应该也是希望powersupply的消耗越小越好………..

建议您于fullload的负载条件下量测一下pin6的波形!Applicationnote是拿来做参考的!实际运用时不见得万无一失

我还是传整份的好了1100226151.pdf

您指的是滤波电容充电引起的inrushcurrent吗?

[图片]500){this.resized=true;this.width=500;this.alt='这是一张缩略图，点击可放大。\n按住CTRL，滚动鼠标滚轮可自由缩放';this.style.cursor='hand'}"onclick="if(!this.resized){returntrue;}else{window.open('http://u.dianyuan.com/bbs/u/23/1100142561.gif');}"onmousewheel="returnimgzoom(this);">

会不会MOSFET本身的寄生电容所造成的交换损失!(能不能传个波形)3844的3脚电平此时已经高于1V,为什么没有锁闭脉冲呢?我也遇过,我猜是探棒被干扰所产生的误差(我乱盖的!)                        小女子称不上高手只是来凑热闹………

我想这不应该归咎设计上的问题,客户端在实际应用上即使是空载也无须顾虑放电时间的问题,除非您的产品连case也不装!要考虑的也许是生产联机所造成的绝缘不当(如pcb半成品相互堆放)我在验证surge的环节中也发觉如不加zener箝制,vdd易遭击穿……                              lvyq2003先生的细心回覆

您认为这颗ic的制程稳定吗?有使用过它的OTP的功能吗?您都是应用在几瓦的POWERSUPPLY呢?    小女子在此先谢谢您之前的回覆!

在SG6841的ApplicationNote当中并没有提及VDD须作线性稳压,但我在实验中发现如省略ZENER,VDD会随着负载电流增大而上升,特别是在小电压大电流输出的场合(有可能超过30V)请问先生是否遇过同样的情况………..

我也有这个感觉!请各位小心!但我更相信有不少的好人肯一同分享,毕竟帮助人是快乐的,交换心得的过程中自己也会有所收获!这是小女子的浅见…..