1,Y电容初级接位置与变压器设计有主要关系，Y电容作用为变压器初级次共模干扰提供回路，干扰源如果在变压器地线，接地线为好，如果在变压器正极上，接正极为好；另外如果变压器初级地线和正极干扰相差不大，接大电容正极或者负极。2，CS脚RC靠近于IC，RC可以滤除电流检测电阻至CS脚走线干扰。3，IC的负载为MOSG极，驱动电阻靠近G极，有助于滤除走线干扰；4，次级RC，R接于变压器脚会好些，贴片电阻比贴片电容承受的力量大些，更不易损坏（变压器为大件，跌落时PIN带有一定的阴力）。

问题已解决，输出检测INV脚上下偏电阻同时减小1倍。感谢！

juntion,你好，從Scop顯示情形明顯的電壓往上衝,頂到OV,波形關閉,再從新起振,所以你應該是從CS下手,而不是從INV下手把CS路徑電阻電容全拿掉,由IC接腳直接接到MOS_S落地電阻,再把R8,R9,R12阻值等比往下,INV與COMP電容加大才正確......这里不是很理解，可以解释下吗？

OB6563和OB2203配套使用，这个工作也是OB2203启动后，OB6563才启动；对于OB6563输出过冲，现在处理方法：1脚INV和2脚COMP之间并联200K电阻

180V输入实际验证B值0.3，频率在40-100KHZ

高电压输入，为什么不能做？

EE16AE值才19.2平方毫米，初级85TS，你的B值不知道跑到多高

PFC实际负载功率42W，PFC电感为EFD20,砸比为213：19，电感量为2.3mH；输入电压180V-264V。

同步整流MOS管并一个低VF值肖特极

这个变压器可以做12V2A，电解电容和变压器温度高原因：受IC温度影响；另外如果是低压90V点温，前面大电容过小，实际大电容　容量只有22uF，意味着谷底电压过小，D和Ipk相对会大些；解决方向：1，加大输入大电容容量；2，从IC下手，IC温度处理OK后，变压器和大电容温度会下降；3，肖特极更换低VF值或增加散热片，4，变压器初级线径改为一根0.35mm。