半橋LLC 电流波形疑問 請各位大神踴躍討論

自己頂一個 

各位大神幫幫忙~拜託拜託了

只能来帮顶~~~

已经被添加到社区经典图库喽
http://www.dianyuan.com/bbs/classic/

楼主上原理图看看

电流波形确实有问题。。是进入容性区了？？

这个电流波形怎么这么像准谐振波形？？

抖动其实是由于占空比偏小造成的，这里好像频率达到120千赫了，频率高了一些，往往死区时间是一定的，如果频率再高更加明显，如果频率低占空比就大了，就根本不存在这个问题了，不知道你是用哪个芯片做的，看驱动波形就知道占空比小了一点了，占空比一定要达到0,45倒0,47左右，这里有吗，你有驱动电阻反向加快的样子，那么，取消，占空比就可以提高一些了。如果频率低了一些就不是一个问题了，即这时占空比比较高，试试一下吧。

抱歉 最近還是一直在解決,還沒解決掉

開始回覆各位

這就是最基本的LLC架構 圖在這

回6帖

因為是要做在 容性跟感性的中間那個諧振點,但是進入了

也不應該產生才對吧?

大俠請繼續解惑

因為是要做在 容性跟感性的中間那個諧振點

就是要讓它達到一個正弦波

請大俠繼續踴躍討論

真的快急死了

是有驅動電路的沒錯,還想請問一下,你所謂的占空比就是duty嗎?

所以就是把duty開大有機會改善了是嗎?

這邊附上 layout圖

請各位繼續幫忙 已經不知道該怎麼辦了

想问一下这种抖动有什么影响吗？对效率对输出纹波？

很正常的，没必要过多担心。

不知道你上面的方波是那里的波形，是开环还是闭环的，但就从波形来看你的占空比确实是小了，满载时电流波形看的很清楚你的零电压没了，MOS会有点发热。

先弄清楚这几个概念才好往下走：

Ls=Lr=Llkp  // Ls,Lr,Llkp都指漏感，Ls用于独立漏感，Llkp用于磁集成漏感，Lr常用于等效电路分析中。

Lm=Lp-Ls(Lr,Llkp)     Lp=Lm+Ls(Lr,Llkp)  // Lp为原边电感量，次级开路测得，Ls为独立电感，Llkp次级短路测得。

K=Lm/Ls(Lr,Llkp)      K值常取4~6 ；或m=Lp/Lr   m值常取4~7

满载时电流波形看的很清楚你的零电压没了

怎么看的，驱动开通前电流不是负向的吗，，难道这样还不能做到ZVS吗，再说了，驱动的没有米勒平台，这不是ZVS吗，，

谐振电流波形看着像一直在右边工作。

奇怪的抖动是零电压作用的时候的波形，很正常。将谐振电感放小点，可能就进入你平时见过的样子了。

上面我提到占空比问题，好长时间没有来这里了，这个切口还与匝电容有关系，频率高了一些，励磁电流比较小【轻载】，那么，这个匝电容会与电感发生谐振，转换电流突然变小，不足以抵抗这个谐振电流，会反方向流动，这个就是看到的这种情况，当然，关系不大，但是，自然会影响一点效率，因为，匝电容其实是有功损耗，但匝电容不大损耗小就不理他了，正确的做法就是改变变压器绕组使匝电容减小，还有，占空比必须适合，大了发生容性开通，小了发生非0压导通，正好才是重要的因素。

怎么把匝电容调小啊，

 

怎么把匝电容调小，其实，多钟方法，组合最好，1，次级高电压输出的全桥，不要中抽，2，一三初级二层次级即三明治，这样，一层的头与另一层尾不是紧密挨着的那么近，一到三就远了，如果1,3初级，2,4次级不也同样离得远了，这样不仅漏电感小了而且，匝电容也小了。还有，每层团两层甚至三层胶带，不仅绝缘好而且也离了一点距离。就是距离远了一些的匝电容小了一些。3，铜带的匝电容最大，因为平行，漆包线是圆的，自然存在空间，皮带电容非常大，如果再双层中抽那么匝电容就大的几乎不得了了，这样的谐波就比较大，匝电容其实可以说是有功损耗。就好比开关管并联电容一样，叫着容性开关上。