本专题将对屏蔽与防护电路中的常见问题进行汇总。通过讨论干扰型噪声，分析噪声源、耦合通道与接收器三环节之间的关系，并以屏蔽为核心讲解抑制干扰的方法。上一期我们讨论了容性耦合噪声和静电屏蔽指导原则，本期我们将进行Analog and Digital shield short和磁场感应噪声的内容阐述。
如有问题，大家可以在评论区给我留言！
Analog and Digital shield short：
下面举例说明违反最后两条原则的可能后果（PS——Analog and Digital shield short）：下图所示屏蔽系统配置不当——精密电压源V1的屏蔽体与数字逻辑门的屏蔽体直接相连，该情况可能出现在模拟信号和数字信号共用一根电缆传输的大系统中。
图9 不同屏蔽体相连出现瞬变电压
逻辑电路输出端的阶跃电压变化以容性耦合方式进入屏蔽体，从而在2英尺长的公共屏蔽返回路径中产生电流，该电流进而产生模拟屏蔽和数字屏蔽所共有的屏蔽电压，下图为其等效电路，其中V(t)表示TTL逻辑门输出的阶跃信号、摆幅为5V，Ro2表示逻辑门输出电阻，大小为13 Ω，Cws表示电缆屏蔽层与缆芯之间电容，大小为 470pF，Rs和Ls表示连接屏蔽体与系统地之间的2英尺导线电阻和电感，分别为0.1 Ω和1μH。
图10 产生屏蔽电压的等效电路
屏蔽电压 Vs(t) 既可以根据常规电路分析技术计算，也可以按照所给参数先构建电路、再精确测量。下图为屏蔽层电压计算所得响应波形，初始为幅值5V尖峰，谐振频率为7.3 MHz，阻尼时间常数为0.15μs。该曲线可以充分反映屏蔽体上的电压特征，以及对模拟输入端的容性耦合情况。采用宽带示波器观察该电压时得到噪声“尖峰”，该瞬变电压将快速衰减的高峰值波形耦合到模拟系统中。
图11 图10电路的理论响应波形
模拟与数字屏蔽体连接特性仿真测试电路与波形、数据分别如下图所示：模拟与数字屏蔽体互连一点接地、数字信号在0V和5V之间变化时时模拟信号V(A1)阻尼变化，最大值约为2V，周期为193.8ns、与计算值150ns误差约为25%；模拟与数字屏蔽体各自连接模拟地与数字地时输出模拟信号V(A2)保持恒定，不受数字信号干扰。
a、模拟与数字屏蔽体互连后一点接地
b、模拟与数字屏蔽体各自连接模拟地与数字地
c、参数设置
屏蔽体连接仿真测试电路
（等待实际测试）
测试波形与数据
即使纯数字系统，如果存在上述情况，在相距较远的电路之间同样可能引起噪声干扰，常使系统出现莫名其妙的故障。当存在多种屏蔽连接而且上文所述原则不能直接套用时，需要进行全面分析，选择理论噪声最小方案。
以下图所示系统为例，图中测量电路和信号源参考电位不同，屏蔽体应如何连接：(A)测量系统输入低端、(B)系统输入地、(C)信号源地、(D)信号源低端。选择A错误，因为噪声电流将会进入信号传输线，VG1所引起的噪声电流通过C4返回，其路径如图13a所示。B也不正确，如图13b所示，两个噪声源VG1和VG2串联，两条信号线之间形成噪声源：信号源阻抗与C2并联，然后与C1串联。选择C同样不理想，VG1在两条信号线之间产生电压，对系统干扰机制与 (B) 相同，如图13c所示。给定条件下D是最佳选择，等效电路如图 13d所示，该选择也符合上文接地原则——屏蔽体连接到信号源参考电位。
图12 不同接地系统
a. 返回路径A
b. 返回路径B
c. 返回路径C
d. 返回路径D
图13 等效电路
磁场感应噪声
磁场形式的噪声会在导体或电路中感生电压，因为磁场能够穿透导电材料，所以与电场相比，磁屏蔽难度更大。对于磁感应噪声，利用屏蔽体包裹导体，然后将屏蔽体单点接地的典型方式几乎无济于事。
磁场 (B) 在屏蔽体中传播时其幅值按照指数规律衰减，如下图所示。屏蔽材料的“趋肤深度”δ定义为磁场强度衰减为其大气磁场的 37% () 时材料所需穿透深度。表1列出几种材料在不同频率条件下的 δ 典型值，从中可知3种材料的δ值均随频率升高而降低，由3种材料制成的屏蔽体在高频条件下效果更好。由吸收损耗曲线可知钢的δ值都比铜和铝至少低一个数量级，所以钢更适合用作磁屏蔽。
图14 磁场强度与穿透深度
取相同厚度的铜和钢、选择两种厚度进行不同频率下的吸收损耗特性测试，结果如下图 所示。测试表明：当频率高于200Hz时1/8英寸厚的钢就足以有效吸收磁场；当频率高于1MHz时只要0.5mm厚的铜就能获得很好屏蔽效果。不过低频条件下，包括50~60Hz的电力频段（低频磁耦合噪声的主要来源），上述材料性能显然很差。
图15 两种厚度的铜和钢在不同频率下对磁场的吸收损耗
表1 趋肤深度δ与频率的关系
图16 高导磁合金及其它材料在不同频率下的磁场衰减特性
为改善低频磁屏蔽效果，应考虑采用高导磁率的磁性材料（即高导磁合金）制作屏蔽体。图16给出厚度为30mil的高导磁合金与其它几种材料在不同频率下的性能对比。从图中可知：与其它材料相比，频率低于1kHz时高导磁合金的性能最优；而当频率为100kHz时高导磁合金的性能最差；但是高导磁合金使用并不方便，而且如果受到强磁场作用而达到磁饱和，该种材料将不再具备任何优势。
从上文可知：单靠改良耦合介质的特性达到屏蔽磁场目的非常困难，因此低频条件下将以下几种手段结合使用最有效：尽量降低干扰磁场强度、尽量缩小接收器环路面积以及通过优化布线尽量减少耦合，下面为指导原则：
a、接收电路应尽可能远离磁场源；
b、避免沿磁场平行方向布线，布线方向应与磁场方向垂直；
c、根据磁场频率和强度选择合适屏蔽材料；
a 平衡电流的正确连接
b 错误连接形成接地环路
图17 双绞线连接
d、使用双绞线连接，因为导线中的大电流感生磁场，如果双绞线中电流大小相等、方向相反，则在双绞线的每个循环上各空间方向净磁场均完全抵消。为保证完全抵消，两根导线中的电流均不能被分流，比如接地层。上图b所示电路存在接地环路，部分电流流经地层（大小取决于导线电阻与地电阻比值），与双绞线形成环路，该环路将感生磁场，其强度由i3(i3=i1-i2)决定。
即使不连接A点和B点，问题也可能出现——Rload电路与地之间只要存在一点点不平衡的杂散电容或电阻就会破坏电流平衡，在双绞线和地层中产生净电流，从而形成接地环路和相关磁场。基于该原因，总结经验如下：布设双绞线时应使其靠近地层，以便平衡各端与地之间电容，并使环路面积最小。
e、使用屏蔽电缆，让屏蔽体承载信号源电路的高返回电流，如下图所示。如果屏蔽体上的电流I2与电缆芯线中的电流大小相等、方向相反，则由这两个电流感生的磁场将相互抵消，净磁场强度为0。该实例似乎违背“屏蔽体中不能存在电流”的原则，但是此处同心电缆并非用来屏蔽芯线，而是通过该种特殊结构抵消干扰。
图18 利用屏蔽体承载噪声源返回电流
上述方案适合于ATE（自动测试设备）系统中，可以有效克服受测器件因电源电流较大引起的噪声干扰，实现精确测量。以下图所示情形为例，模数转换器位于测试电缆一端，其高电流逻辑电源的连接即应用该项技术。
图19 图18所示电路在测试系统中的应用
f、磁感应噪声大小取决于接收环路面积，因此只要缩小该环路面积就可以降低磁耦合引起的感应噪声电压。下图示例中，信号源及其负载通过一对长度为L、间距为D的导线相连，该电路形成D×L的环路即为环路面积。
图20 磁耦合噪声的接收环路面积
环路感生电压的大小与环路面积以及环路与磁场方向夹角的余弦成比例，因此为使噪声最低，必须环路与磁场方向垂直、尽量缩小环路面积。
通过缩短导线长度和/或导线间距可以缩小环路面积，采用双绞线或者将导线成对紧扎成线束可以轻松达到该目的。将电路输入线和返回线成对捆扎为常用方法，设计人员必须掌握电流返回信号源所走的实际路径，不过通常电流的实际返回路径与原始设计布局预期不一致。
导线的移动（例如故障检修所致）可能使环路面积及环路与磁场夹角发生变化，导致噪声强度超过导线移动之前的水平而变得不可接受，从而需要检修，形成恶性循环；牢记如下根本原则：掌握环路面积和走向，采取各种措施努力抑制噪声，而且牢牢固定导线！
本文分享到此，未完待续！