你好,可否讲解一下这样测试的原理?我觉得万用表测试出来的数据应该不会是PK_PK值的吧.

加搁置电容应该是让变压器输出产生一个交流波形,出现一个负电电压,这样,mos关段的效果更好.不知道我说的对不对.还有你的变压器变比是按照多少来设计的,提高变比可以提高输出电压.用环形磁芯做驱动变压器可以将漏感减少下来.

两种芯片的最大占空比限制不一样.3844最大占空比不能超过0.5

估计你的变压器工艺有问题,漏感太大了,就会引起上冲下冲