朱振豪1992：
···dds理论精度是可以达到0.0001HZ的，甚至更高。但是仅限方波，正弦波我用8位DA最高只能做到0.01，这个我做过，因为测频本身就先要把正弦变成方波，自身就存在误差。（三相工频信号源如下图）[图片] [图片] [图片] ·····至于你说的64DDS我还真不知道啥意思。死区设置其实很简单，就是把信号上升沿延时一下就好了。建议你先看看纯硬件的死区设置是怎么搞得？不过FPGA设置死区网上还真找不到。我给你发一个，你参考一下兄弟...modulesiqu(clk,out,in);//clk驱动信号，in输入信号，out输出信号，count死区时间设定变量input clk,in;output out; reg out;reg[7:0]count;always@(posedgeclk) begin if(in==0) out=in; else begin count=count+1; if(count==10) begin out=1; count=0; end endend endmodule