• 回复
  • 收藏
  • 点赞
  • 分享
  • 发新帖

怎么衰减MOS 关断后的震荡

如图MOS 关断后振幅有460多伏，不是很明白这个震荡产生的原因，以及解决的方法，求各位知道的网友解下惑

全部回复(20)
正序查看
倒序查看
电源网-fqd
2
2014-12-16 09:46
帖子已被推荐到帖子底部经典图库。更多请点击哦：http://www.dianyuan.com/bbs/classic/
0
回复
zjj042202
LV.3
3
2014-12-16 09:56
在变压器的主电感加个RCD吸收回路，如果效果不明显再在C上串个几十欧姆的电阻

0
回复
ofly1987
LV.4
4
2014-12-16 13:32
@zjj042202
在变压器的主电感加个RCD吸收回路，如果效果不明显再在C上串个几十欧姆的电阻[图片]
同一款机我有个已经过了辐射的，后来由于散热不够我修改了PCB，变压器也重新设计了下，就搞成现在这个样子了。上个以前板子的测试波形

感谢你的回复，我待会儿试试你的办法看看

0
回复
zjj042202
LV.3
5
2014-12-16 13:42
@ofly1987
同一款机我有个已经过了辐射的，后来由于散热不够我修改了PCB，变压器也重新设计了下，就搞成现在这个样子了。上个以前板子的测试波形[图片]感谢你的回复，我待会儿试试你的办法看看
后设计的变压器漏感大了
0
回复
qinzutaim
6
2014-12-16 13:44
杂散电容和电感及变压器的漏感振荡产生的,这个和变压器的漏感,元件的布局都有关系.改吸收只是消耗了它的能量,看起来小了而已
0
回复
ofly1987
LV.4
7
2014-12-16 14:18
@zjj042202
后设计的变压器漏感大了
跟漏感是有关系，我重做了个新的变压器漏感在1KHZ 7.5uh 跟最开始设计的变压器漏感（7.3UH）差不多了，但是关断后的震荡减下到了400V了。跟原始的设计还是存在很大的差异。
0
回复
ofly1987
LV.4
8
2014-12-16 14:21
@qinzutaim
杂散电容和电感及变压器的漏感振荡产生的,这个和变压器的漏感,元件的布局都有关系.改吸收只是消耗了它的能量,看起来小了而已[图片]
杂散电容应该可能是这原因比较大，原始的设计我是采用3条线绞在以前绕的初级，后来的设计是双线并饶的初级，我正尝试还原用绞线的方式绕一个试试，PCB 布局应该不是这次差异的主要因素，我尝试过对换变压器到旧板子上，没有明显的改善。
0
回复
Constance
9
2014-12-16 16:04

这个是漏感和电容震荡引起的，减小漏感试一下。

0
回复
jim li
LV.8
10
2014-12-16 16:14
@Constance
这个是漏感和电容震荡引起的，减小漏感试一下。

变压器漏感是影响比较大， MOSFET 回路也要重点关注

0
回复
ofly1987
LV.4
11
2014-12-16 17:37
@jim li
变压器漏感是影响比较大，MOSFET回路也要重点关注

又新做了个变压器漏感减下到了5UH 1KHZ 。比原来的漏感还小了。  震荡幅值已经减下到了325V ，与原板的还有60V的差异。

0
回复
Constance
12
2014-12-16 21:17
@ofly1987
[图片]又新做了个变压器漏感减下到了5UH1KHZ。比原来的漏感还小了。 震荡幅值已经减下到了325V，与原板的还有60V的差异。
恩，减小漏感还是很有效果的！
0
回复
ofly1987
LV.4
13
2014-12-17 08:58
@zjj042202
在变压器的主电感加个RCD吸收回路，如果效果不明显再在C上串个几十欧姆的电阻[图片]
昨天调了一天的变压器，已经把振幅减下到了326V，今早一来就试了试你讲的方法在RCD 之间串了个24R的电阻，8MHZ处的震荡明显衰减，这正是我想要的效果。

感谢大家的帮助。

0
回复
zjj042202
LV.3
14
2014-12-17 09:37
@ofly1987
昨天调了一天的变压器，已经把振幅减下到了326V，今早一来就试了试你讲的方法在RCD之间串了个24R的电阻，8MHZ处的震荡明显衰减，这正是我想要的效果。[图片]感谢大家的帮助。
还得注意此处的温升情况
0
回复
caofen
LV.7
15
2014-12-17 11:52
@Constance
恩，减小漏感还是很有效果的！
电感影响很大
0
回复
飘飘飘
LV.6
16
2014-12-17 11:52
@zjj042202
在变压器的主电感加个RCD吸收回路，如果效果不明显再在C上串个几十欧姆的电阻[图片]

如果是输出二极管关断产生的振荡有什么方法解决？？加了RCD吸收好像效果不明显，就是第一尖峰很高？？

 

0
回复
caofen
LV.7
17
2014-12-17 11:57
@caofen
电感影响很大
加一个RC网络
0
回复
Constance
18
2014-12-17 18:35
@caofen
电感影响很大

加嵌位可以减小尖峰。

0
回复
ofly1987
LV.4
19
2014-12-17 18:39
@caofen
加一个RC网络
后面绕制了几个变压器，漏感都差不多，绞线绕的测试效果明显好于双线并绕。漏感也是主要的因素
0
回复
daihui713
LV.6
20
2014-12-22 14:33

MOS关断后的振荡有两种

漏感尖峰振荡和磁复位时的衰减振荡，这是两个概念哦。

漏感尖峰是由杂散电容和漏感引起的，振幅一般在VIN+VOR平台之上，震荡周期非常短，可以忽略不计

磁复位时的衰减振荡，一般是由TOFF时间过长引起，一般工作于DCM模式，直到完全振荡到VIN+VOR平台，再次导通开启下个周期

 

0
回复
caofen
LV.7
21
2014-12-22 14:46
@daihui713
MOS关断后的振荡有两种漏感尖峰振荡和磁复位时的衰减振荡，这是两个概念哦。漏感尖峰是由杂散电容和漏感引起的，振幅一般在VIN+VOR平台之上，震荡周期非常短，可以忽略不计磁复位时的衰减振荡，一般是由TOFF时间过长引起，一般工作于DCM模式，直到完全振荡到VIN+VOR平台，再次导通开启下个周期 
是连续还是断续
0
回复
工程师都在看
【 DigiKey DIY原创大赛】基于双向电源模块设计的双向直流大功率源载一体机
电源技术砖家
【 DigiKey DIY原创大赛】锂电池组均衡充电电路设计
tanb006
【 DigiKey DIY原创大赛】自平衡莱罗三角形（二）-电机适配
地瓜patch
【 DigiKey DIY原创大赛】基于STM32的直流生理电刺激治疗仪
大_树
【 DigiKey DIY原创大赛】基于树莓派的智能家居控制系统-系统介绍及配套软件安装
丘山鹤
立
即
发
帖