• 回复
  • 收藏
  • 点赞
  • 分享
  • 发新帖

UC3875 隔离驱动 加MOS管后驱动波形异常

目前正在做全桥电源,遇到一些问题,驱动变压器采用RM6的磁芯,加MOS管后输出波形异常,现将测量波形及电路图附上,希望各位大神能给掌掌眼,万分感谢!!!!

全桥

隔离驱动

UC3875

未加MOS管的驱动输出波形,示波器每格10V,频率49KHz,

死区设定为260ns左右,该图为放大图

加MOS管后,MOS管GS输出波形,此时发现死区时间变大

死区时间变大,2.3us左右,想问下各位前辈为何死区时间会变长,可否详解,万分感谢

全部回复(16)
正序查看
倒序查看
2019-07-03 18:28

我曾经花了几年的时间专门研究变压器驱动。

遇到过这个问题,具体怎么解决,忘记了,好像是增加C9和C10的值,能减小这个平台。

再后来放弃了变压器驱动,主要是研究KW级电源,需要采集来自IGBT的反馈,不再适合变压器驱动。

这个驱动波形其实不是方波,而是削去顶端和底端的正弦波,如果不接MOS管,没有负载电容,这个正弦波峰值很高很陡,削波后,接近方波的样子。

但是接入MOS管后,相当于MOS管的结电容起到分压作用,把正弦波的峰值拉低了,如果接的MOS够多,你会发现驱动波形会完全变成馒头状的正弦波。

0
回复
shao456
LV.6
3
2019-07-04 09:31
把C9、C10改成105试试
0
回复
2019-07-04 10:05

没用过UC3875(相移谐振控制器),用作移相全桥么?

我接触的全桥、半桥LLC不管是模拟,还是数字的全桥驱动波形不会出现那个样子的波形啊,没加mos管都会有个尖?

死区都大到us级别了,对于几十kHz的开关电源还是太大了,都吃掉占空比太多了

感觉没帮到你,哎

0
回复
shao456
LV.6
5
2019-07-04 11:25
实际电路中,MOS两端并联的电容是与原理图一样(10uF)吗?那样的话肯定有问题,MOS并联电容最大也就几nF。
0
回复
cetc_gzl
LV.1
6
2019-07-04 18:18
@shao456
实际电路中,MOS两端并联的电容是与原理图一样(10uF)吗?那样的话肯定有问题,MOS并联电容最大也就几nF。
实际中我都没有并联mos管两端的电容
0
回复
cetc_gzl
LV.1
7
2019-07-04 18:18
@shao456
实际电路中,MOS两端并联的电容是与原理图一样(10uF)吗?那样的话肯定有问题,MOS并联电容最大也就几nF。
实际中我都没有并联mos管两端的电容
0
回复
我顶
LV.1
8
2019-07-05 08:01
测一下驱动变压器初级电感量,小于2mH就可能出现这种情况
0
回复
我顶
LV.1
9
2019-07-05 08:03
死区大是因为两只死区电阻阻值没选对
1
回复
2019-07-06 08:58
很多参数选择有问题!3875输出就直接驱动变压器?
0
回复
cetc_gzl
LV.1
11
2019-07-09 18:29
@dianyuancaige
很多参数选择有问题!3875输出就直接驱动变压器?
3875内部有图腾柱,还需要加什么呢?
0
回复
cetc_gzl
LV.1
12
2019-07-09 18:30
@我顶
死区大是因为两只死区电阻阻值没选对
可是我没有加驱动变压器的时候死区时间是对的
1
回复
tgy445381
LV.2
13
2019-07-14 11:25
@cetc_gzl
3875内部有图腾柱,还需要加什么呢?
我会加 场管推动 我用的是530 9530 
0
回复
tgy445381
LV.2
14
2019-07-14 11:27
@cetc_gzl
3875内部有图腾柱,还需要加什么呢?
而且不用前面的10 与104 
0
回复
朱前卫
LV.1
15
2019-12-01 18:39
@cetc_gzl
可是我没有加驱动变压器的时候死区时间是对的
可能:频率变高,同步端受干扰、PWM有反馈
1
回复
朱前卫
LV.1
16
2019-12-01 19:21
@cetc_gzl
3875内部有图腾柱,还需要加什么呢?
小功率可以,甚至用光藕,大功率要有缓冲驱动,隔离
0
回复
2020-02-17 16:49
@cetc_gzl
3875内部有图腾柱,还需要加什么呢?
解决了没有?
0
回复