并联使用MOSFET，65KHz，应该用一个图腾柱还是多个图腾柱？

多个图腾柱分别驱动多个MOSFET，我之前发过一个并联帖子。烧管你要调查为什么烧了。最好使用个IC DRIVER,有时候PWM的gate信号电压会过高。

更多MOSFET信息

您说的是这个帖子？http://bbs.dianyuan.com/topic/671897

看您的图，貌似您是用一个UCC27322驱动两个MOS管。这样也可以吗？

另外，怎样减小并联MOSFET对控制芯片的影响？似乎一个MOSFET不会造成太大影响，两个就会啊。

http://www.infineon.com/dgdl/IPW60R041C6_2.1_.pdf?folderId=db3a3043163797a6011637d4bae7003b&fileId=db3a304327b897500127f24dd83c3c09

你看这个datasheet有说独立totem pole is recommended.

2个驱动线要短，且一致，gate resistor一样。并联的最大问题是怕不均流。

你最好先查下为什么烧管了，是gate oscillation,还是Vds过高，还是温度，如果是一开电就烧，多半是Vds高了，你去probe一下Vds和gate。别急，慢慢查。当时我也查了很久，driver IC的 grounding不好，gate signal仅在开电瞬间剧烈震荡，会烧管了。

恩，我的是上电一段时间后烧，这两天查一下。Vds过高有哪些原因，开关状态切换时的Vds振荡？这个是不是要加缓冲电路来解决？

另外，这个DATASHEET里的这句话是什么意思？use of 磁珠 on the gate是什么意思啊，磁珠应该加在什么位置啊？

你的gate oscillation的话，就会短时间开关N次，造成Vds问题。弄不好还把diode搞坏。你可以试我那个snubber，主要优点是能均流，我用在1。5和2KW的板上，so far效果还行。

磁珠有很多种阿，有套在mosfet脚上的，也有SMT焊班子上，和gate resistor series一起。

请您看看我新的布线吧。Boost PFC电路

Boost电感未画出，不过是接到两个MOS的D极的。

IC用的是ICE2PCS02或UCC28019，8脚为GATE（红圈里的），1脚为GND，两个图腾柱分别驱动两个MOS

您看这样布线可以吗？

另外，您的subber，晚辈在哪里可以看到？

我也是新手，布线每什么经验哦。不要那么客气。

信号走哪去了？Q2--〉Q4--〉Q1 ？

在gate resistor上需要反向并联个二极管放电。

就是你找的那个帖子，里面有我的电路。驱动电路和缓冲电路都有。

是啊，Q1和Q6是MOSFET，Q2/Q4，Q22/Q24是图腾柱三极管，信号线从Gate发出，分两股走到图腾柱的公共B端，三极管的公共E端就连着gate resistor

这个信号线的对称应该没什么问题吧，功率回路的对称性一般要注意哪些？

红圈里的部分是缓冲电路？这个似乎是二极管的缓冲吧

是二极管缓冲，兼顾了Vds电压问题，Vds上升变慢，开关损耗降低。

我觉得你的电路还蛮对称得。你还是probe一下Vds和gate信号，还有温度。看看为什么烧管。不然你只能一直怀疑电路结构。

UCC28019的驱动能力挺强的阿，你试下直接连电阻驱动阿。

测了一些数据，用前一次的电路（不是本帖里发的那个），确实发现了一些问题。

原来的电路，两个SPP20N60C3 并联，前一次测试时用的是S8050/8550图腾柱，而且驱动电阻不一样大（相差1欧），这次换成达灵顿管，阻值也选择了一下。300瓦勉强可以跑了。

没有用任何缓冲电路，驱动电阻并了一个反向的二极管

似乎主要是芯片受到了干扰，但干扰从何而来就不知道了。

下面这个是Vds,关断过程中受到了干扰

这个是Vgs

合成起来看

芯片产生的驱动信号与过图腾柱后的驱动信号

下为芯片产生的驱动信号，上为图腾柱驱动信号。在关断的后半段出现了像波纹一样的东西，不知是怎么产生的。

两个图腾柱各自产生的驱动信号倒是对称得很

不过上面这些东西是结果还是原因就说不清楚了。输入电压低、电流大时，这个电路的功率因数会有点低，以上干扰的出现概率高，输入电压高、电流小时，出现以上干扰的概率就很低。

前面那些图都是在功率因数0.95左右截的，下面两张是在功率因数0.99以上截得。下面为芯片驱动信号，上面为图腾柱驱动信号，出现干扰极少。

总结起来看似乎有两方面问题

红圈是芯片驱动里没有的，图腾柱信号里出现了

篮圈是芯片自己不应该产生的信号，当功率因数低时就会出现，不知道是现象还是结果。

刚刚加载到了500W，发现似乎又不完全是输入电流大小的影响。因为跟刚才300W的比，500W下，有时其输入电流比300W糟糕情况（95%)的输入电流更大，而功率因数仍很高（99.5%）。

300W，功率因数99.5%时，几乎不存在那样的干扰波形，而现在500W时，即便功率因数99.5，那样的干扰波形仍然大量存在。

不敢再往上加功率了。

为什么你不把CH1的调好看点哎，不知道最高处，也不见0线。

不过为什么没有驱动信号，Vds会下降？是不是你没加负载测此图时？如果工作在DCM模式下，Vds会振荡。那个驱动信号显然是不对了吧，多了个尖峰

那个红色的部分没问题的，很小1V不会开通mosfet的。你加大驱动电阻估计就更小了。

芯片产生的蓝色信号有些奇怪，你可以同时测下feedback信号，看是否关联了。

Vds刚好400V多一点点，屏幕刚好装不下，就差一点。零线就是示波器的下沿，顶峰在示波器上沿一丁点，应该不影响查看吧。

没有驱动信号时Vds却下降是测试中最诡异的一点。不过这个下降似乎是跟驱动信号在那里的波动有关的（我下面用红圈圈出来的），这个肯定是有原因的。测试时带负载了，300W

不知道是DCM还是CCM，一会儿把电感搞大一点试试。

我知道了，是Vds振荡导致开关信号出现红圈里的纹波

不知道这种振荡是什么导致的，有没有相关文章可以看看？

蓝色的峰似乎就是芯片受扰了，这个峰出现的次数与功率因数成负相关关系。但不一定是唯一原因。

现在不在实验室，晚上再测~~

因为mosfet off的时候，Vds处会ring,能查看最好。

有负载还出诡异波形，呵呵。你试下直接驱动把

打样中，暂时没有管并联，直接用大MOS管做到了1.5KW。我想请教一下芯片本身的问题，上电时应该先上主电路的电还是先上芯片的电？如果先上芯片的电，那软启动的意义在哪里？

这个我不大理解。貌似datasheet对ICE2PCS的软启动解释是：在输出电压达到设定值的83%之前，用30UA的电流给电压补偿网络充电，C4一般是1uF或数个uF，如果先上芯片的电，30uA的电流，岂不是几十个毫秒就把补偿网络的电压冲上去了？那么再上主电路的电时，软启动又表现在哪里呢？

几十个毫秒就把补偿网络的电压冲上去了没错。

通常PFC电路，如果你没有设置NTC控制inrush current的话，一开电就同时上电了，芯片需要等VCC倒了15V开始工作。但是当vcc倒了15的时候，OUTPUT顶多就是你的INPUT VALUE，此时你的Vsense远低于Vcomp-ref, so VCOMP is going to increase the duty cycle very fast, maybe sudden D=90%, this will cause great increment of input current, then may spoil device outside. with soft-start, this one acts as controlling duty cycle, due to  "force the voltage at this pin to rise linearly." so the input current rises linerly.

公司的微软品引发真的超级难用。。。。我的理解也不全面