有一种叫eFHA的方法就是把某些高次谐波也考虑进来了文章我没仔细看也不是很简单感觉这种方法计算指定负载下的增益首先需要判断模式然后才能进行计算吧

自己推的太厉害惹话说感觉楼主的分析方法是在时域上列每一个子状态的微分方程组，然后应用ILr,ILm和Vcr在边界上的连续性（边界条件）以及电路的对称性(在半个的开关周期开始和结束时量的大小相等但是符号相反）求得稳态DC增益值。在开关频率小于谐振频率的时候，一般会有两种状态，一是两个电感电流相等并且次级电流为0，这是LrLmCr一起谐振，另一种是LrCr一起谐振，这时候二次侧整流器会开通。这两种状态联立的方程会出现一种情况，因为第一状态里ILm是sin(wt+theta)这种形式，另一个状态里ILm是线性的，于是会出现一个变量同时在sin/cos前面和里面这种情况，这个窝专门查了下，数学上叫超越方程，似乎是无法求出分析解的（表达式形式的解）。所以感觉这种分析方法虽然可以准确预测DC增益但是由于表达式复杂+必须依赖数值求解，似乎对设计指导意义有限。感觉最好的方式还是以FHA作为一个起点然后用这种方法进行验证如果有必要进行迭代。

这个自激电路是不能稳压的，但是如果通过推迟对面mos的开通时间是可以实现的。上面分析中，ZVS自激电路只有状态1-2-3，状态4时间较短（两个mos同时开通，相对于开关频率），如果修改震荡方式，让4状态（即Vds到0v之后电感电流流过体二极管这个阶段）的时间可控，那么即可控制输出电压，加上反馈电路即实现稳压。不过为了做这些所需的电路比较复杂，再加上这个电路本身效率也不咋高（无功电流导致的损耗大而且对管子耐压要求高）所以就没啥实际意义了。

这个还真能做1kw 但是没保护是真的，短路就过流了，不过可以加上过流保护电路，但是这样就不那么简单了...

1.外置电感在开关频率下会导致在一个开关周期之内输入电流不会产生显著变化,因此对于开关频率来说输入的可以等效为一个电流源,这个电感不参与谐振2.需要更大输出功率需要更低的特征阻抗Zr(针对这个电路来说),但是降低Zr会极大增加无功谐振电流,谐振电流虽然不被消耗但是还是会在电容和绕组里产生损耗, 而且功率大了之后谐振电流和做功的电流大小基本相当了.并不是说这个电路12v只能做120w,而且是说在12v输入下设计成大于120w的并不室用,成本性能都不敌传统硬开关推挽

这里差不多指的是不懂理论只会试错的那段时间23333

这里更新实验结果。根据1楼的设计方法，今天进行了一下实验，最终选定Rn=0.5649，因此Wnom=0.7999，Mnom=1.261，ILr_nom=3.9276。输入电压Vin=12，在最大负载时的Vo为200V，此时的等效负载电阻Ro为320，最大功率125W，谐振频率选择为60Khz，这样在125W负载下开关频率约为48Khz。最终设计结果是匝数比n=13.2170，特征阻抗Zr=3.2427，Lr=8.6016uH，Cr=0.8180uF，预计满载的峰值谐振电流（磁化电流）为9.3483A，空载谐振电流为11.6257A，预计输入电流至少10.4167A，变压器绕组有效电流至少7.3668A。实验中会根据元件的可用情况来选择实验用的器件。选择初级电流密度为6A/mm2，初级由6+6(n=Ipk*L/Ae/Bmax,Ae=76mm2,Bmax=0.3,Bsat=0.42,TDKETD29磁芯)的0.2mm厚9mm宽的铜皮制成，次级用0.33mm漆包线绕80圈。磁芯气息开了大约1.6mm来满足初级的励磁电感值Lr。下面是变压器刚刚开始绕制的时候，可以看出初级是采用握折的方式引出的：[图片]输入电感直接从隔壁做并网逆变那顺了个90uH电感，是平板变压器磁芯漆包线绕的带气息电感，这么大气息是不会轻易饱和的。开关管使用75NF75，谐振电容采用8颗0.1uF50V的0805陶瓷电容并联而成，100k电桥实测参数0.78uF11m欧内阻，应该是撑得住的。变压器次级连接4个HER107组成的整流桥和一个450V150uF电容来滤波。来看窝的灵魂搭棚！[图片]上电之后测到输入居然有0.4A的电流，同时开关管和谐振电容有一点点温热，这就是谐振电流带来的问题！[图片]上面是空载的ZVS波形，红色黄色是两个mos的D-S电压波形，紫色是黄色MOS的G-S驱动波形，绿色是谐振电容上的电流，谐振电流有10A出头，比较接近理论预测Vin*pi/Zr。[图片]上面是带320欧负载时的波形，红色黄色是两个mos的D-S电压波形，紫色是黄色MOS的G-S驱动波形，绿色是变压器初级绕组电流，对应上面分析里的ILr1+Ipri或者ILr2+Ipri。此时的波形和理论预测有出入，原因就是因为漏感和Cr谐振引起的，这个谐振会在第二个状态中产生一个比较高的电压，因此选择的mos的耐压需要比理论计算的高一些才可以，在状态2中就算有谐振，其波形的平均值依然是和理论值相等的。在带载情况下，输出的DC高压为189.7V，与理论预测的200V算足够接近了，理论计算时没考虑各种损耗，所以实际电压会低一些是完全可以理解的。空载开关频率为62.9KHz（理论60KHz），带载频率为44.5KHz（理论48KHz）都足够接近理论值，可以认为上面的分析是木有问题的w下面是六花的感慨：重点来啦！敲碗！对于一个ZVS来说（确定了n和Zr），在一个负载电阻Rl下（归一化之后为Rn），开关频率-Rn-变压比的组合是唯一的，相当于ZVS的“工作点”。在ZVS电路中，由于状态4的时间极短，可以认为Cr-Lr所产生的高谐振电流被完全限制在了谐振腔中，但是实际还是有一点点的状态4，于是少量谐振还是会流过MOS管，产生损耗。ZVS这个电路里匝数比n和特征阻抗Zr扮演了很重要的角色，尤其是Zr。如果希望较小的带载输出电压变化，一般需要小的Zr。较小的Zr能带来更大的输出功率以及更小的带载负载电压变化和更小的开关频率变化，但是与此同时无功谐振电流也增大了(Vin*pi/Zr)，虽然这部分电流不被消耗，但是其幅度与满载输入电流相当，在电容和电感的等效串联内阻里还是能产生可观的损耗的。在一个输入电压下，ZVS的输出功率是基本确定的，由Zr限制。在12V输入下可以认为实用的功率最大为120w左右。ZVS自激电路虽然可以做到ZVS，但是代价是更高的开关管电压应力和非常大的无功谐振电流，有点得不偿失。从实验结果感觉，ZVS自激电路对比它激的PWM硬开关推挽似乎并没有任何优势。于是总结了下，ZVS电路可以以比较简单的方式获得一定功率的输出，还是一个不错的电路，但是对于较高功率等级的场合，ZVS就明显不适用了。

C41居然有10uF感觉不太对啊

典型的交叉调整问题是由两个次级和一个初级的耦合系数不一样造成的最简单的解决方法就是不接电压反馈那一路加单独的稳压

需要用到VbusGNDCC1和CC2Type-C的功率协商复合PD(PowerDelivery协议)，PD通信可以协商电压，电流，谁是负载谁是电源以及数据角色等等，还可以进行固件更新，低速的信息传输等等...这里先把讨论范围限定成支持Type-CPD的负载和电源，并且负载和电源的角色不会改变PD规定了2种调节电压的方式：1. 电源侧的两个CC线都有上拉电阻(Rp)负载侧两个CC都有下拉电阻(Rd)电源通过Rp的值来广播自己的电流能力(0.5A1.5A3A)，负载通过检测Rd上的电压来判断电源的容量，电源通过Rp上的电压判断负载是否插入。因为USBType-C公对公的线里面只有1跟CC线是连接负载和电源的，所以Rp和Rd上的电压被电源和负载用来判断线缆的朝向。另一跟没有用到的CC脚，在某些情况下是用作Vcomm的，这是一个5V的小功率电源，一般由电源提供，来给带芯片的线缆供电。Rp和Rd的取值和电压范围参见USBType-C标准:[图片]值得注意的是这种方式并不能提高电源电压，这是为了安全考虑的。2.PD通信1的方式实现起来比较简单，也比较安全。但是PD允许经过协商来调节总线电压。PD自己定义了一套独立于USB的通信协议，这个通信是半双工的，在CC线上进行，可以实现电源，负载，线缆的三方通信。PD通信的过程比较复杂，这里简单描述1.当PD电源检测到负载插入之后过一会儿向负载发送可提供的电源配置的列表比如(5V3A(必须有的),9V3A,15V3A,20V3A)(Sourcecapability)2.负载回应收到并且选择一个合适的电源配置发给电源3.电源回应收到，如果电源配置有效，电源会发送一个接受消息(Accept)4.负载回应收到5.电源开始调整总线电压，当新的总线电压稳定之后，电源会发送一个电源准备好的消息(PSReady)6.负载回应收到并在新的电压下工作这里省略了很多容错的考虑，为了尽量简单的展现PD电压的协商过程，实际上PD还可以在协商完成之后再次协商。最好不要把PD和QC做一个口上，虽然这样方便使用。PD规范明确禁止了在同一个口上使用PD协商之外的调节总线电压的方式。PS：给自己打个广告这边在坑纯STM32实现的PD协议开源如果有兴趣欢迎一起坑REF：Type-CSpecification,PD3.0 Specification